三、PCB的布局原則
1、元件的放置
PCB設(shè)計布局之前應(yīng)先注意將元件放置(placement)在適當(dāng)?shù)奈恢茫环矫嫘杩紤]電路板外部接線端子的位置，另一方面也需考慮不同性質(zhì)的電路應(yīng)予以適當(dāng)?shù)膮^(qū)隔。低階類比、高速數(shù)位以及噪音電路(繼電器、高電流開關(guān)等等)應(yīng)加以分隔以降低子系統(tǒng)間的藕合。當(dāng)放置元件時，應(yīng)同時考慮子系統(tǒng)電路間的內(nèi)部電路繞線，特別是時序及震蕩電路。為了去除EMI的潛在問題，應(yīng)該系統(tǒng)化的檢查元件放置與線路布局，返覆檢視及修正布線一直到確定所有的EMI風(fēng)險降低到最低為止，簡而言之，事先的防范是將低EMI干擾問題的首要原則。圖6說明不同性質(zhì)電路的區(qū)隔概念。
圖6.將PCB上不同性質(zhì)的電路予以隔離
2、接地的布局
一個電子設(shè)備的設(shè)計關(guān)鍵即在于具有強韌的與可靠的電源系統(tǒng)，而接地布局尤為其中關(guān)鍵。事實上，接地可視為所有好的PCB設(shè)計的基礎(chǔ)。大部分的EMI問題皆可藉由良好的接地來解決。
3、接地噪音的定義
降低地線噪音對系統(tǒng)影響的關(guān)鍵在于了解產(chǎn)生接地噪音的機制。接地噪音的主要關(guān)鍵在于所有的地線都有些微的阻抗，對所有的電路而言，電流都必須流經(jīng)地線，那些有限的接地阻抗電就會在地線上產(chǎn)生壓降，這些壓降則會藕合到相關(guān)的電路而形成噪音。
由于傳輸線具有電感性(雜散電感)，因此線上的瞬間突波電流(surgecurrent)，將引發(fā)極大的脈沖電壓。電感的端電壓與其流過之電流有下列關(guān)系：
高頻率數(shù)位系統(tǒng)當(dāng)電晶體開關(guān)時曾產(chǎn)生突波電流；類比系統(tǒng)則在負(fù)載電流改變時產(chǎn)生瞬間的電流變化。舉例來說，一個閘在"ON"而載有4mA的電流時，突然開關(guān)切到"OFF"且現(xiàn)在載有0.6mA的電流，假設(shè)開關(guān)時間為4msec，載有450mH的電感信號的導(dǎo)體，此時所產(chǎn)生的電壓突波為：
如同稍早提到的，較快速的系統(tǒng)產(chǎn)生較快的上升時間；假設(shè)在一個產(chǎn)品生命周期中的下一個設(shè)計具更快速的時鐘頻率，如果新邏輯的上升時間是舊的兩倍，則新設(shè)計的噪音也是舊的二倍強度。大部分的數(shù)位系統(tǒng)較類比系統(tǒng)具有更高的噪音免疫力。接地系統(tǒng)的低階噪音會嚴(yán)重的影響類比系統(tǒng)低階信號放大器的信號品質(zhì)，噪音也會因共同阻抗而藕合到其它相關(guān)電路，圖7說明在共同阻抗情況下的信號藕合傳導(dǎo)方式。
圖7.共同阻抗藕合
圖7中兩個信號匯合端的電壓分別產(chǎn)生自類比與數(shù)位的子電路系統(tǒng)，由于共同阻抗Z3使得兩者彼此分享產(chǎn)生的噪音，在系統(tǒng)接地點和匯合點之間，將產(chǎn)生一個偏移(offset)。在數(shù)位系統(tǒng)中，此偏移將成為是動態(tài)的噪音，且會影響到類比電路低階信號的高頻響應(yīng)。
4、降低接地噪音
一個設(shè)計良好的接地系統(tǒng)其優(yōu)點是課在不增加元件成本的前提下提高系同的電磁相容性。一個良好的接地系統(tǒng)的基本目標(biāo)是降低流過接地阻抗的電流所產(chǎn)生的噪音電壓。因此，設(shè)計接地系統(tǒng)時，一個基本的問題是，電流如何在系統(tǒng)中流動?靜音和噪音的接地回路是否混雜在一起？
根據(jù)系統(tǒng)使用的電路類型與工作頻率，設(shè)計具有低阻抗路的接地回路。大部分以為處理器為主的系統(tǒng)都含有高頻數(shù)位邏輯與低階類比電路，有些系統(tǒng)甚至具有易產(chǎn)生噪音的繼電器和高電流開關(guān)。如同前面所提到的，這些電路應(yīng)該予以區(qū)隔且接地回路不能混雜一起，相似的電路應(yīng)該放置在一起。
高速數(shù)位電路必須對所有的回路提供低阻抗的線路；設(shè)計接地系統(tǒng)要盡可能包含很多的平行接地線路，這會減少接地回路的電感。此概念推至極至，即形成接地平面；雖然接地平面能最有效的降低接地噪音，但多層PCB將提高成本，因此必須整體考量，決定采行的方式。
如果接地平面不夠經(jīng)濟(jì)，那就使用單點接地。單點或星狀接地連結(jié)所有接地繞線到終端接地點，此法可降低系統(tǒng)間的共同阻抗。雖然由于空間的限制，使得此法在實際布線時可能造成困難，但降低共同阻抗則是設(shè)計的基本原則。
導(dǎo)體電感與其直徑或?qū)挾瘸煞幢鹊扔谄溟L度。減少電感要盡可能使用短和寬的繞線，以45度的繞線取代90度以減少傳輸反射。
我們應(yīng)當(dāng)記住電流最后終會流回源端，在某些電路板設(shè)計布局中，不適當(dāng)?shù)碾娐凡季謺纬梢粋€種對電磁輻射極為敏感的大回路，并將噪音藕合到接地系統(tǒng)中。一般規(guī)則是盡可能減少接地回路(groundloop)的尺寸，圖8為二層PCB單點接地系統(tǒng)的例子。圖9是一個具有三種不同接地系統(tǒng)的印刷電路板地線布線配置，其中包含了較易產(chǎn)生噪音的電路(onboardswitchingpowersupply,relay,basedrive,high-currentswitchingdevices)、低階類比信號處理電路(A/D,D/A,analogfilter)、高頻數(shù)位電路(MCU,DSP,memory)，這三種不同性質(zhì)電路的地線，應(yīng)當(dāng)分別拉線、彼此隔離，再以單點方式予以連接。
圖8.單點接地的電源系統(tǒng)
圖9.一個具有三種不同接地系統(tǒng)的印刷電路板地線布線配置
圖10.印刷電路板的網(wǎng)狀地線配置
5、電源線的布局與解藕
PCB的地線布局完成之后，接下來就是電源線的布局。若空間許可，電源線應(yīng)與地線平行，但從實際觀點而言，此點未必可行。電源線的噪音通常可藉由適當(dāng)?shù)碾娫礊V波電容與解藕電容將之濾除，網(wǎng)狀的地線(或接地平面)較網(wǎng)狀的電源線更為重要，因此布局時，應(yīng)優(yōu)先考慮地線的布局，其次再考慮電源線的布局。以下說明一些電源線噪音抑制的方法[Ott,1988,pp.286-292]。
圖11.電源線的瞬間突波電流(a)未加(b)加上解藕電容
6、電源線的噪音藕合
PCB上的邏輯閘開關(guān)時，在電源線上會產(chǎn)生暫態(tài)的脈沖電流，由于電源線多少具有微小的電感性，如圖11(a)所示，因此在電源端產(chǎn)生噪音干擾。電源線的電感可藉由多層PCB(電源平面)來降低，或使用較慢的邏輯降低開關(guān)的速度，但前者將增加成本，而后者則降低了系統(tǒng)的性能。在使用雙層PCB的前提下，電源線的噪音干擾可藉由解藕電容來降低。
PCB的解藕電容可分為兩類，一類是置于IC旁的削尖電容(despikingcapacitor)，另一類則是置于電源端的大型解藕電容(bulkdecouplingcapacitor)。IC旁的削尖電容其特質(zhì)為容量小、頻寬高，目的在于提供IC開關(guān)時的瞬間脈沖電流。但這些電容也需補充瞬間所損失的電荷，這就必須藉由PCB電源輸入端的大型解藕電容來補充電荷，其等效電路如圖11(b)所示，放置的位置則如圖10所示。
電源端的大型解藕電容其數(shù)值雖然不是非常關(guān)鍵，但至少應(yīng)10倍于所有IC削尖電容的總和，也應(yīng)放置于PCB的電源輸入端。小的0.l?F電容也可應(yīng)用于電源端與之并聯(lián)以去除高頻噪音，這些電容應(yīng)該盡量靠近電源端。通常15到20個邏輯IC即需一個大型解藕電容，若PCB上有較多的IC，則每15到20個邏輯IC附近就應(yīng)適當(dāng)?shù)姆胖靡粋€大型解藕電容。
對于以MCU為主的PCB來說，一個大型解藕電容(bulkdecouplingcapacitor)通常已足夠。良好的解藕電容應(yīng)具有較小的等效串連電感，坦電解電容(tantalumelectrolyticcapacitor)或金屬化多碳電容(metalizedpolycarbonatecapacitor)都有較小的內(nèi)部電感(internalinductance)，是適當(dāng)?shù)倪x擇，但鋁電解電容(aluminumelectrolyticcapacitor)的內(nèi)部電感通常遠(yuǎn)高于前者，因此不適宜作為電源解藕電容。
圖12.數(shù)位IC解藕電容的安置與布線
深圳宏力捷推薦服務(wù)：PCB設(shè)計打樣 | PCB抄板打樣 | PCB打樣&批量生產(chǎn) | PCBA代工代料
簡體中文
English
